# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

1.0 253

46512

JA 0254762 DEC 1985

/08/40E55"

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(11) 60-254762 (A)

(13) 16.12.1985 (19) JP (22) 31.5.1984


(21) Appl. No. 59-111264 (22) 31.5.1984 (71) FUJITSU K.K. (72) SHIYOUHEI IKEHARA (51) Int. CP. HUIL25/10

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings &A. &B and &C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5-1-5-4, inverters I are formed between the terminals 6.1 and the contact pieces 7.1, and exclusive OR gates G are formed be-

tween the terminals 6-2 and the contact pieces 7-2. Therefore, address data can

be set based on the mounting sequence of the packages.



### 9日本国特許庁(JP)

00 特許出顧公開

.:..

### <sup>6</sup> 公 開 特 許 公 報 (A) 昭60-254762

砂出 題

識別記号

厅内整理番号

母公開 昭和60年(1985)12月16日

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体素子のパッケージ

②特 願 昭59-111264 ②出 顧 昭59(1984)5月31日

**60 発明者 池原 昌平** 

川崎市中原区上小田中1015番地 富士通株式会社内

富士 通株式会社 川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

明 細 🐒

1. 発明の名称

半導体素子のパッケージ

2 券許託求の範囲

半導体素子を有するパッケージであって、一面 ドプドレス設定信号を入力するための第1 端子、 鉄一面とは逆の面の鉄第1 郷子に対応する位置に 第2 端子、鉄第1 端子より入力された鉄プドレス 設定信号を変更して鉄第2 端子より出力するアド レス変更手段を有することを構設とする半導体素 子のパッケージ。

#### 3. 発明の詳細な説明

(a) 発男の技術分野

本発明はブリンリ芸板に半導体素子を有する同一種類の複数のパッケージが複数されて実装された半導体素子の実装方法に係り、特に、所定のパッケージが選択できる回路が形成されるようにした半導体素子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリ末子などの半導体末子がブリント

**茅板に失岐される場合は第1凶に示すよりに構成** されている。第1回は従来の半導体業子のパッケージ の報告を示す(4)的は斜視的、(6)的は説明的である。 (4)図化示すよう化半導体米子2-1~2-0は リード囃子が設けられたパッケージに封止され、 パターン配脳を有するブリント板基板1の実装面 1Aにパッケージを配股することで実装されてい る。 とのパッケージのそれぞれのリード強子はブ リント板基板1の所定のランド化半田付され、パ メーン配線化接続されるように構成されている。 とのような半導体素子2-1~2-nは例えば 装置の構成上メモリ容量が増減する場合があり、 半導体素子 2-1~2-nの実装数を変える必要 がある。したがって、半導体ホ子2-1~2-n の実装数が減少した場合は当然フリント板基板1 の大きさは小さくでき、例えば 4 の長さの大きさ は点量のように 凸 の長さの小孔にすることができ る。 しかし、一般的にブリント板裏板1の大きさ は历史の大きさによって形成されているため、大 きさの異なった復復のブリント被基板1を製作す

ととはコストアップとなる。

そとで、所定の大きさのブリントを表有1Kは 必要な半導体素子2ー1~2ーaを配数し、メモ リ容量の開減によって不要となった半導体素は除 去し、半導体素子の未実装箇所が有するように形 成されている。したがって、実美効率が悪い久点 を有していた。

半導体素子2-1~2-nのそれぞれにはアドレス設定部4-1~4-nとゲートG1~Gnとが設けられ、アドレス設定部4-1~4-nに所定のアドレスを設定することにより、配信部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのゲートG1~Gnに送出し所定の配信部が選択されて行なわれるように形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つに対して所定のアドレスを設定しなければならない問題を有していた。

(c)図は説明図、第3図は構成図である。

ブリント板基板1の実装面1AKはパッケージ5-1の類子6が半田付されることでパッケージ5-1が開着され、このパッケージ5-1Kは更 ドパッケージ5-2はパッケージ5-3が、それぞれの指子6が挿入されることで複数する19K更要される19Kしたものである。

とのよりな税較は(の)図に示すようにパッケージ 5 を形成することで行なえる。セラミック材など によって形成された部材9の一方には強子6を設 け、他方には接触片7を設け、接触片7の挿入孔 7 Aは端子6の先端部6Aが挿脱できるように形 成され、それぞれの端子6かよび終触片7にはパ ターン配額8A.8B,8Cを介して内設された 半海体常子に接続されるように形成されている。

したがって、メモリ容貴の場談によって半導体 果子の実装数を変える場合は移載されたパックージ5の複数象数を変えるととで行なえ、増散は容易に行なえる。尚、パックージ5-1、5-2、

#### (c) 発男の目的

本発列の目的はペッケージの上面には接触子を 設け、複数のペッケージが複数して実装できるようにしたの表数によって半導体米子の選択すべき アドレス情報の設定が行をはれ、かつ、半導体宏 子の実装の増減が容易に行なえるようにしたもの で、前途の問題点を除去したものを提供するもの である。

#### (d) 発明の構成

本発明の目的は、かかる半導体果子の実装方法 ドンいて、一面にアドレス設定信号を入力するた めの第1 婦子、該一面とは逆の面の試算 1 婦子に 対応する位置に第2 婦子、試第 1 油子より入力さ れた試アドレス設定信号を変更して試算 2 端子よ り出力するアドレス変更手段を有することを特徴 とする半導体果子のペッケージにより達成される。

#### (c) 発男の実施例

以下本発明を第2回シェび第3回を参考に詳細 に説明する。第2回は本発明による半導体素子の ペッケージの一実施例を示す、第2回の(a)。(b)。

5-3,5-4の摂鉄には冷却を海底して開陳Sを設けると良い。また、(c)図に示す所定のパッケージを選択する脅地認識回路を形成することもで

そとで、パッケージ5-1の選子6-1と選子6-2とを"0" にすると、パッケージ5-2の選子6-1と6-2は"1"と"0"、パッケージ5-3の選子6-1と6-2は"9"と"1"、パッケージ5-4の選子6-1と6-2は"1"と"1"が出力される。したがってパッケージの摂取原序によってアドレス情報の設定が行なわれる。

また、例えば、第3回に示す回路構成が可能で ある。互いの漢子片6と接触子7とが接続されて

:::

我収されたパッケージ5-1,5-2,5-3,5-4の七れぞれドはゲートG1~G4とインパータIとが設けられている。ゲートG1とインパータIでは前述のようドアドレス情報の設定が行なわれる。

例えば、アドレス情報S1, 82を 00 に設定 し、アドレス選択仏号83と84とが"0"の時は パッケージ5-1の排仙ノアゲートG2とG3の出 力は "1" となり、又、遊択指示佐号 S5 が "1"K なるので、アンドゲートG4はオーブンなる。しか し、パッケージ5ー2では鋳他ノアゲートG2 O 出力が "0"、排他ノアゲートG3の出力が"1" と なり、パッケージ5-3では拚他ノアゲートG2 の出力が"1"、労働ノアゲートG3の出力が"0" とカり、パッケージ 5ー 4 では排位ノアゲー IG2 とG3との出力が"0"となり、いづれのアンドグ ートG4もクローズとなる。したがって、チップ セレクト信号 S5 はパッケージ 5-1の配信常子M をアクセスするが、パッケージ5-2。5-3。 5-4の配位常子Mはアクセスされない。又、ア ドレス情報S1, S2を\*0\* K設定しパッケージ5

ー 2 を選択する場合は 8 3 を "1"。 8 4 を "0"。パッケージ 5 ー 3 を選択する場合は 8 3 "0"。 8 4 を "1"、パッケジ 5 ー 4 を選択する場合は 8 3 を"1"。

とのように構成すると、アドレス選択的号 S 3 と 8 4 の所定のアドレス情報によって、ノアゲート G 2、G 3 出力を受けるゲート G 4 を介して所 定のパッケージが選択され、所定の配性素子Mをアクセスするととができる。

#### (1) 発男の効果

以上説明したように本発明はパッケージ5は秋 載されて実装されるようにし、パッケジ5は秋敏 されるととで、パッケージ5に形成されたゲート 国路によって所定のアドレスが設定されるように したものである。

これにより、パッケージ5の実装は複数されて 行なわれているため、パッケージ5の無脱による 半導体末子の実装数の増減が容易となり、かつ、 実装効率の向上を図ることができ、更に、 従来 のようなアドレス設定部シよび設定部のアドレス

設定は不安となり、実用効果は大である。

#### 4. ぬ面の簡単な説明

第1 図は従来の半導体累子のパッケージを示す (4)図は射視函、(b)図は説明函、解2図の(a)(b)(c)図 は本発明による半導体累子のパッケージの一実施 例を示す説明図、第3 図は画路構成図を示す。

凶中において、

1 はブリント板連板、2-1~2-nは半導体 ボ子、3-1~3-nは配量部、4-1~4-n はアドレス設定部、5-1,5-2,5-3,5 -4はパッケージ、6-1,6-2,6は冼子、 7-1,7-2,7は接触片を示す。

代理人 弁理士 - 松 岡 宏四郎



